मेसेज भेजें
घर > उत्पादों > इलेक्ट्रॉनिक्स घटक > W9725G6KB-25 DRAM ic चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA

W9725G6KB-25 DRAM ic चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA

वर्ग:
इलेक्ट्रॉनिक्स घटक
कीमत:
Negotiated
भुगतान विधि:
टी/टी, वेस्टर्न यूनियन
विशेष विवरण
वर्ग:
बिजली के उपकरण
परिवार:
DRAM ic चिप DDR2 SDRAM
उपश्रेणी:
मेमोरी आईसी चिप
लीड मुक्त स्थिति:
लीड फ्री / RoHS कंप्लेंट, RoHS कंप्लेंट
विवरण:
आईसी DRAM 256MBIT समानांतर 84WBGA
माउन्टिंग का प्रकार:
सतह आरूढ़
प्रकार:
56Mbit 16Mx16 1.8V
पैकेज:
84-पिन डब्ल्यूबीजीए
तापमान की रेंज:
-40 से +85
परिचय

W9725G6KB-25 DRAM ic चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA
 
DRAM चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA
 
1. सामान्य विवरण

W9725G6KB एक 256M बिट्स DDR2 SDRAM है, जिसे 4,194,304 शब्दों  4 बैंकों  16 बिट्स के रूप में व्यवस्थित किया गया है।यह उपकरण सामान्य अनुप्रयोगों के लिए 1066एमबी/सेकंड/पिन (डीडीआर2-1066) तक उच्च गति अंतरण दर प्राप्त करता है।W9725G6KB को निम्न गति ग्रेड में क्रमबद्ध किया गया है: -18, -25, 25I और -3।-18 ग्रेड के पुर्जे DDR2-1066 (7-7-7) विनिर्देश के अनुरूप हैं।-25 और 25I ग्रेड के पुर्जे DDR2-800 (5-5-5) या DDR2-800 (6-6-6) विनिर्देश (25I औद्योगिक ग्रेड के पुर्जे जो -40°C ≤ TCASE का समर्थन करने की गारंटी है) के अनुरूप हैं। 95 डिग्री सेल्सियस)।-3 ग्रेड के पुर्जे DDR2- 667 (5-5-5) विनिर्देश के अनुरूप हैं।सभी नियंत्रण और पता इनपुट बाहरी रूप से आपूर्ति की गई अंतर घड़ियों की एक जोड़ी के साथ सिंक्रनाइज़ किए जाते हैं।डिफरेंशियल क्लॉक (CLK राइजिंग और CLK फॉलिंग) के क्रॉस पॉइंट पर इनपुट्स को लैच किया जाता है।सभी I/Os को सोर्स सिंक्रोनस फैशन में सिंगल एंडेड DQS या डिफरेंशियल DQS-DQS पेयर के साथ सिंक्रोनाइज़ किया जाता है।

 

2. विशेषताएं  बिजली की आपूर्ति: VDD, VDDQ = 1.8 V ± 0.1V  डबल डेटा दर आर्किटेक्चर: प्रति घड़ी चक्र में दो डेटा स्थानांतरण  CAS विलंबता: 3, 4, 5, 6 और 7 फटने की लंबाई: 4 और 8  Bi -डायरेक्शनल, डिफरेंशियल डेटा स्ट्रोब (DQS और DQS) डेटा के साथ ट्रांसमिट / प्राप्त किए जाते हैं रीड डेटा के साथ एज-अलाइन और राइट डेटा के साथ सेंटर-अलाइन DLL घड़ी के साथ DQ और DQS ट्रांज़िशन को संरेखित करता है  डिफरेंशियल क्लॉक इनपुट (CLK और CLK) डेटा लिखने के लिए डेटा मास्क (DM)  प्रत्येक सकारात्मक CLK किनारे पर दर्ज किए गए कमांड, डेटा और डेटा मास्क को DQS के दोनों किनारों के लिए संदर्भित किया जाता है कमांड और डेटा बस दक्षता बनाने के लिए समर्थित CAS प्रोग्रामयोग्य योगात्मक विलंबता पोस्ट की जाती है विलंबता पढ़ें = Additive विलंबता प्लस CAS विलंबता (आरएल = एएल + सीएल)  ऑफ-चिप-ड्राइवर प्रतिबाधा समायोजन (ओसीडी) और ऑन-डाई-टर्मिनेशन (ओडीटी) बेहतर सिग्नल गुणवत्ता के लिए प्रीचार्ज्ड पावर डाउन और एक्टिव पावर डाउन डेटा मास्क लिखें लेटेंसी लिखें = एल पढ़ेंatency - 1 (WL = RL - 1)  इंटरफ़ेस: SSTL_18 WBGA 84 बॉल (8x12.5 मिमी 2) में पैक किया जाता है, जिसमें RoHS अनुपालन के साथ लीड मुक्त सामग्री का उपयोग किया जाता है।

 

संबंधित डिवाइस जानकारी:

भाग संख्या स्पीड ग्रेड ऑपरेटिंग तापमान
W9725G6KB-18 DDR2-1066 (7-7-7) 0°C TCASE ≤ 85°C
W9725G6KB-25 DDR2-800 (5-5-5) या DDR2-800 (6-6-6) 0°C TCASE ≤ 85°C
W9725G6KB25I DDR2-800 (5-5-5) या DDR2-800 (6-6-6) -40°C TCASE ≤ 95°C
W9725G6KB-3 DDR2-667 (5-5-5) 0°C TCASE ≤ 85°C

 

 

पर्यावरण और निर्यात वर्गीकरण
गुण विवरण
RoHS स्थिति आरओएचएस3 आज्ञाकारी
नमी संवेदनशीलता स्तर (एमएसएल) 3 (168 घंटे)
ईसीसीएन EAR99
एचटीएसयूएस 8542.39.0001

 
W9725G6KB-25 DRAM ic चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA

W9725G6KB-25 DRAM ic चिप DDR2 SDRAM 256Mbit 16Mx16 1.8V 84-पिन WBGA

आरएफक्यू भेजें
भंडार:
एमओक्यू:
1pieces